IMEC entwirft monolithischen CFET auf dem VLSI-Symposium ...

In Papier T1-3 geht es um „Komplementäre Feldeffekttransistoren (CFETs) auf Nanoblattbasis mit 48-nm-Gate-Abstand und mittlerer dielektrischer Isolierung, um die Bildung innerer CFET-Abstandshalter und die Multi-Vt-Strukturierung zu ermöglichen“. Der 48-nm-Gate-Abstand ist von Bedeutung, da er beschrieben wird als „ branchenrelevant.“

IMEC ist die führende Ideenquelle für fortschrittliche CMOS. Die allgemein akzeptierte Roadmap ist, dass der komplementäre FET oder CFET, der Nanoblätter stapelt, die NMOS- und PMOS-Transistoren in einer CMOS-Konfiguration vertikal verbinden, nach den Gate-All-Around (GAA)-Nanoblatttransistoren kommt, gefolgt vom sogenannten Forksheet (siehe Gestapelt). Laut IMEC könnte CMOS die Forksheet-Einschränkungen überwinden.

Der CFET ist für eine mögliche Einfügung an einem nominellen 5-Angström-Knoten vorgesehen (siehe IMEC-Halbleiter-Roadmap zeigt das Ende der Metall-Pitch-Skalierung). Angesichts einiger der oben genannten Einschränkungen des Forksheet-Transistors ist es jedoch möglich, dass CFET früher verfügbar sein könnte. Dies könnte auch mit Innovationen wie 2D-Monoschichtmaterialien für den Transistorkanal wie Wolframdisulfid oder Molybdändisulfid einhergehen.

Das kommende Papier diskutiert die erfolgreiche Demonstration von Source-/Drain-Regionen und Kontakten, die entweder für untere oder obere Geräte gebildet werden. Diese monolithischen CFETs haben einen Sub-Threshold-Swing von 70 mV/Dekade. für die NFETs und 75 mV/Dekade für die PFETs. Die durch SiGe-Ersatzverarbeitung gebildete mittlere dielektrische Isolierung (MDI) wird als Voraussetzung für die monolithische CFET-Bildung und die Multi-VT-Strukturierung eingeführt.

Querschnittsbilder für (a) unteren pFET und (b) oberen nFET. Quelle: IMEC.

Monolithisch ist ebenfalls relevant, da es eine alternative Methode zur CFET-Herstellung darstellt, indem einschichtige n- und pFETs hergestellt und anschließend Wafer-zu-Wafer-Bonden verwendet werden. Die monolithische Produktion bietet Leistung auf Kosten der Fertigungskomplexität. Die sequentielle CFET-Fertigung führt zu einer anderen Form der Fertigungskomplexität, könnte den Herstellern jedoch unterschiedliche Hebel für die unterschiedliche Elektronen- und Lochmobilität in den n-Typ- und p-Typ-Transistoren bieten.

www.vlsisymposium.org

www.imec-int.com

IMEC-Halbleiter-Roadmap zeigt Ende der Metal-Pitch-Skalierung

Gestapeltes CMOS könnte die Forksheet-Einschränkungen überwinden, sagt IMEC

Phasenwechselspeicher bleibt beim VLSI-Symposium bestehen

Intels Backside-Power steht beim VLSI-Symposium im Vordergrund

IMEC schlägt Flüssigspeicher für die Speicherung mit höherer Dichte vor